当信号频率跨过GHz门槛、信号上升时间降至100皮秒以下时，信号完整性（SI）不再是“可选项”，而是决定系统成败的基础设计学科。走线、过孔和层叠结构——这三者共同构成了高频PCB信号完整性的底层框架，任何一个环节的疏忽都可能导致整板性能失效。

一、层叠结构：信号完整性的“地基”

层叠结构是高频PCB设计的起点，必须在绘制第一条走线之前完成规划。一个设计不良的叠层，无法通过后续的布线或器件选型来弥补。

1.1 对称叠层：控制翘曲与保证一致性

对称叠层是高频PCB设计的铁律。推荐典型8层板结构：信号层-地平面-信号层-电源层-电源层-信号层-地平面-信号层。这种结构提供完整的回流路径，可将串扰降低40%以上。

设计要点包括：

保持叠层对称：以PCB中心层为轴，上下配置相同厚度、相同材料类型

信号层紧邻参考平面：让每个信号层都邻接完整的接地平面

高速信号层应放在完整接地平面旁边，确保回流路径连续并降低串音

对于射频与数字混合设计，层叠结构必须将相互冲突的需求隔离开来——射频层需要稳定的介电环境，而高速数字层则需要一致的参考平面。

1.2 材料选择与介质厚度控制

高频场景（>10GHz）需选用低损耗材料（如Rogers 4350B，Dk=3.48，Df=0.0037），避免FR-4因介质损耗导致信号衰减。信号速率超过28Gbps时，材料的损耗因子（Df）应控制在≤0.005。

铜箔粗糙度是高频段常被忽略的损耗来源。标准电解铜箔的粗糙度峰值为6-10μm，但在28GHz时，铜的趋肤深度仅约0.4μm——信号在比粗糙度还薄的表层中传输，电流被迫绕过每个铜牙，有效导体损耗成倍增加。

对于10GHz以上设计，应选用低轮廓（LP）或超低轮廓（VLP）铜箔。铜箔选型参考如下：

成本增加通常仅为层压板的10-15%，但可在长走线上节省1-2dB的插入损耗。

1.3 阻抗控制设计

特性阻抗取决于四个几何参数：走线宽度(w)、介质高度(h)、介电常数(Dk)和铜厚度(t)。高频应用通常要求目标阻抗为50Ω单端、100Ω差分。

阻抗公差要求：常规标准为±10%，高速串行链路（PCIe Gen 5+、56G PAM4）可能需要±7%甚至±5%的更严格公差。对于28-112Gbps设计，应目标±5%阻抗公差并相应调整走线宽度。

设计建议：使用2D场求解器（如Polar Si9000、Cadence Sigrity）进行阻抗计算，并与制造商验证。在确定最终走线宽度前，应与PCB制造商沟通其偏好的叠层和线宽。

二、走线设计：信号完整性的“主战场”

层叠结构确定后，走线设计是信号完整性成败的关键环节。

2.1 走线应尽量短且直

每毫米走线都会增加损耗、延迟和耦合风险。在28GHz下，Rogers RO4350B中的波长仅约5.7mm——一条20mm的走线已超过三个波长，任何不连续点都可能成为谐振器。

关键走线缩短策略：

高频器件（晶振、时钟发生器）靠近核心元件放置

时钟等关键信号采用等长布线

避免信号线与地线形成环路，减少电磁辐射

2.2 走线转角：45°与圆弧，避开直角

90°直角拐角的电容约为相邻直线段的两倍，在高频下等效于一个残桩，会引起反射。推荐使用45°斜角拐弯或圆弧拐弯（半径至少为线宽的3倍），绝对避免直角弯折。

2.3 走线间距与串扰控制

增加走线间距是控制串扰最有效的方法。行业通行规则：

3H间距下，近端串扰(NEXT)约1-2%，远端串扰(FEXT)<1%/inch。地保护线只有在每隔λ/10接地缝合一次时才有效——浮空的地保护线比没有更糟。

2.4 差分信号设计

差分对需满足：

等长布线：长度偏差通常需控制在5mil以内

间距恒定：如100Ω差分线，线距与线宽需保持一致

紧耦合：差分对固有地对共模串扰更具免疫力

2.5 回流路径的连续性

高频回流电流不经过最短的直流路径，而是直接在信号走线下方的参考平面上流动。如果在高速走线下分割参考平面，回流电流必须绕道，形成缝隙天线——这是EMC测试失败最常见的原因。

必须确保每条高速信号走线下方有连续的地回流路径。必须跨过平面分割时，在交叉点放置缝合电容（100pF至10nF）提供交流路径，或将走线路由到相邻层的完整地平面上。

三、过孔设计：最容易被忽视的“性能杀手”

过孔是高频信号路径中最常见的阻抗不连续点。一个电镀通孔的阻抗通常仅25-35Ω，远低于50Ω走线。在混合射频/数字设计中，过孔必须被视为射频结构，而不仅仅是电气连接。

3.1 过孔数量最小化

每个过孔引入约0.3-0.5pF的寄生电容，可显著影响高频信号质量。设计原则包括：

减少过孔数量：每个过孔相当于一个阻抗不连续点

高频信号走线尽量少换层：必须换层时，在过孔附近增加接地过孔

单条高速链路过孔数量应控制在2个以内

3.2 背钻消除残桩（Stub）

过孔残桩是高频信号完整性的“隐形杀手”。当信号过孔连接两个内层但穿过整个板时，孔桶的未使用部分形成残桩。残桩在其四分之一波长频率处谐振：

f_resonance = c / (4 × L_stub × √Dk)

示例：2.0mm厚板中连接第2层和第3层的通孔过孔，残桩长度约1.7mm，FR-4中谐振频率约22GHz。即使是10-15mil的残桩，也足以在20-30GHz范围内产生谐振，直接影响56G和112G信号。

解决方案：

使用背钻移除无用残桩

关键信号优先采用盲埋孔技术

毫米波电路背钻深度误差需<1mil

3.3 过孔优化设计参数

孔径控制：关键信号过孔直径控制在0.15-0.2mm

反焊盘设计：适当增大过孔的反焊盘尺寸，降低寄生电容和电感

接地过孔放置：每个高速信号过孔0.5mm内放置≥2个接地过孔

接地过孔应连接源层和目标层的参考平面

相邻过孔间距：不小于孔径的3倍

BGA区域：采用盘中孔（VIPPO）技术

四、设计规则速查

高频PCB的信号完整性设计，核心在于将走线、过孔和层叠结构视为一个完整的电磁系统来对待，而非孤立的电气连接。从对称叠层设计开始，严格控制走线几何与间距，将过孔作为射频结构管理——这三个维度的协同优化，是保障高频信号高质量传输的基础。